Le EF68B21P (fabriqué sous licence par SGS-Thomson) et le MC68B21P (le modèle original de Motorola) sont des circuits intégrés d'interface haut de gamme de la famille 6800. Classés comme PIA (Peripheral Interface Adapter), ils sont logés dans un boîtier DIP plastique large à 40 broches (PDIP40).
La lettre "B" au milieu de la référence est l'indicateur clé de sa vitesse d'horloge : elle signifie que ce modèle est certifié pour tourner jusqu'à 2,0 MHz (contrairement au 6800 standard à 1,0 MHz ou au 68A21 à 1,5 MHz). Ce composant classique des architectures 8 bits des années 80 sert de passerelle universelle pour connecter le bus de données d'un microprocesseur (comme un 6809 ou un 6502) à des éléments extérieurs physiques (claviers, afficheurs, imprimantes, programmateurs). Le suffixe "P" désigne le format de boîtier plastique traversant.
Il offre deux bus périphériques bidirectionnels de 8 bits entièrement indépendants (Port A et Port B) et quatre lignes de contrôle/interruption programmables.
Fabricants courants : SGS-Thomson.
Fonction : Adaptateur d'Interface Périphérique (PIA) double canal 8 bits.
Gamme de vitesse "B" : Version haute vitesse supportant une fréquence d'horloge de bus allant jusqu'à 2,0 MHz.
Performances clés :
2 ports de données indépendants (PA0-PA7 et PB0-PB7) : Chaque broche d'un port peut être configurée individuellement en entrée ou en sortie grâce aux registres de direction de données (DDR).
Lignes de contrôle évoluées (CA1, CA2, CB1, CB2) : Quatre lignes dédiées à la gestion des interruptions matérielles et aux protocoles d'échange de signaux (handshaking) avec les périphériques.
Sorties haute capacité sur le Port B : Les broches du Port B disposent de drivers de sortie robustes capables de piloter directement des charges de type Darlington ou des transistors sans composants tampons intermédiaires.
Format : Boîtier PDIP40 (Plastique Large 600 mil).
Diagnostic Express (Pas de communication ou périphériques figés) :
Le piège des registres partagés (La bascule DDR) : C'est la gymnastique mentale classique avec le 68B21. Le registre de direction des données (DDR) et le registre de données de sortie (OR) partagent exactement la même adresse mémoire sur le bus. Le choix de l'accès à l'un ou à l'autre dépend de la configuration du bit 2 du registre de contrôle (CRA ou CRB). Si ta routine d'initialisation logicielle oublie de basculer ce bit après avoir défini les entrées/sorties, toutes les écritures de données ultérieures iront écraser la direction des broches au lieu de modifier l'état des sorties.
Contrôle des signaux de sélection (Chip Select) : Le PIA possède trois broches de sélection de puce (CS0, CS1, et l'inverseur /CS2) et une broche de validation (E). Toutes doivent être simultanément au bon potentiel (CS0=1, CS1=1, /CS2=0 et E=1) pour que le microprocesseur puisse lire ou écrire dans les registres. Si une seule ligne du décodeur d'adresse externe défaillit, le PIA ignorera superbement le bus de données.
Vérification des lignes d'interruption (/IRQA et /IRQB) : Ces deux sorties à collecteur ouvert partagent souvent une seule et même ligne d'interruption vers le processeur. Si l'un des ports reste bloqué dans une boucle d'interruption infinie à cause d'un capteur défectueux ou d'un registre mal effacé, le processeur principal plantera ou refusera de traiter le reste du programme.
Recommandations de Montage :
Utilisation d'un support DIP40 Large (600 mil) : Le format à 40 broches large est encombrant et possède un nombre important de connexions. L'utilisation d'un support tulipe de 40 broches de haute qualité est une règle d'or pour tes cartes mères vintages ou tes prototypes de développement afin d'éviter d'arracher des pistes lors des manipulations de puces.
Découplage local indispensable : Un PIA manipulant de nombreuses lignes parallèles commutant simultanément peut générer d'importants bruits de commutation sur le rail d'alimentation +5V de la carte. Soude un condensateur céramique multicouche (MLCC) de 100 nF au plus près de la broche 20 (VSS/Masse) et de la broche 40 (VCC/+5V) pour sécuriser l'intégrité de la logique interne.
Remplacement et rétrocompatibilité : Un modèle estampillé "B" (2,0 MHz) peut remplacer sans aucun problème un modèle "A" (1,5 MHz) ou un modèle standard sans lettre (1,0 MHz) sur une carte fonctionnant à fréquence inférieure. L'inverse n'est pas vrai : placer une puce standard sur un bus cadencé à 2,0 MHz provoquera des erreurs de lecture aléatoires ou un plantage immédiat au démarrage.
