Le MM5260N (fabriqué par National Semiconductor) est un circuit intégré de mémoire vive dynamique de première génération (1024-word by 1-bit dynamic RAM / DRAM).
Logé dans un boîtier DIP plastique à 16 broches (PDIP-16 / DIP-16) au pas standard de 2,54 mm, ce composant historique fait partie des pionniers de la mémoire dynamique (dérivé de la célèbre architecture à trois horloges des débuts de la DRAM, similaire au type 1103). On le retrouve dans les ordinateurs des années 70, les calculateurs scientifiques et les cartes d'extension de mémoire d'époque.
Son rôle est de stocker 1024 bits d'information organisés sous la forme d'un mot de 1 bit, doté de sorties logiques à trois états (3-state output) pour faciliter le multiplexage sur un bus de données partagé.
Fabricant d'origine : National Semiconductor.
Fonction : Mémoire RAM dynamique (DRAM) de 1024 mots de 1 bit.
Boîtier : PDIP-16 / DIP-16 (Plastique 16 broches traversantes).
Signification de la référence :
MM : Monolithic Memory (gamme de circuits logiques et mémoire MOS de National Semiconductor).
5260 : Référence de la DRAM 1Kx1 bit.
N : Boîtier plastique DIP standard (PDIP-16).
Performances clés :
Capacité de Stockage : 1024 bits (1 Kilobit) structurés en 1 bit de large.
Sortie 3-État (Tri-State) : Permet de connecter les sorties de plusieurs puces en parallèle sur un même bus de données sans conflit (les sorties non sélectionnées passent en haute impédance).
Technologie P-MOS Historique : Nécessite des tensions d'alimentation multiples spécifiques (typiquement +12 V et -9 V ou des rails spécifiques aux vieilles architectures MOS).
Rafraîchissement Nécessaire : En tant que DRAM, les données doivent être lues ou régénérées périodiquement pour éviter la perte de charge des condensateurs internes de grille.
Pinout Général & Broches Clés (DIP-16 MM5260N) :
A0 - A9 (Lignes d'Adresse) : 10 entrées d'adresse pour sélectionner l'une des 1024 cellules mémoire.
DIN (Data In) : Entrée de données pour l'écriture.
DOUT (Data Out) : Sortie de données à trois états (haute impédance lorsque la puce n'est pas sélectionnée).
CHIP SELECT / CLOCKS : Entrées de synchronisation et de validation de cycle (nécessite des signaux d'horloge de précharge et de lecture/écriture rigoureusement calés).
Diagnostic Express (Absence de lecture, bus figé, données corrompues) :
Symptômes Courants en Atelier :
Plantage Système au Démarrage : Une cellule de la mémoire DRAM est HS ou l'une des tensions d'alimentation spécifiques (le rail négatif -9 V ou le rail +12 V) est absente ou effondrée.
Conflit sur le Bus de Données : La sortie 3-state reste bloquée en mode conducteur (basse impédance permanente) en raison d'un claquage de l'étage de sortie, perturbant toutes les autres puces du banc mémoire.
Mesures sous tension (au multimètre CC et oscilloscope) :
Contrôle des Rails d'Alimentation : Vérifie impérativement la présence de toutes les tensions d'alimentation requises par la spécification constructeur P-MOS (souvent +5 V, +12 V et -9 V). Une tension manquante empêche totalement le fonctionnement de la puce.
Intégrité des Signaux d'Horloge : À l'oscilloscope, vérifie la présence des impulsions d'horloge et de rafraîchissement sur les broches de contrôle.
Équivalences et Substituts Directs :
Substitut direct de même référence : MM5260N (National Semiconductor).
Équivalents historiques compatibles : 1103 / Intel 1103 (première DRAM commerciale au monde, dont le MM5260 est l'équivalent direct ou très proche par sa logique d'architecture).
Recommandations de Montage :
Support DIP-16 : Utilise un support DIP-16 à contacts tulipe pour remplacer ce composant rare sans risquer d'endommager les pistes du circuit imprimé d'époque.
Découplage Rigoureux : Les mémoires MOS de première génération sont extrêmement sensibles aux bruits transitoires sur les rails d'alimentation. Soigne les condensateurs de découplage au plus près des broches d'alimentation du boîtier.
