Le ADC0831CCN est un circuit intégré de conversion analogique-numérique (ADC) d'époque, développé par National Semiconductor. Logé dans un boîtier DIP8 compact à 8 broches, ce composant est un convertisseur 8 bits à approximations successives doté d'une entrée différentielle unique.
Sa force réside dans son protocole de communication série simple, compatible avec le standard SPI, permettant de transférer les données numériques vers un microprocesseur (comme un 8051, un PIC ou un microcontrôleur moderne) en utilisant un nombre minimal de broches de contrôle. Avec un temps de conversion de 32 microsecondes (us), c'est un grand classique de l'électronique industrielle et des systèmes d'acquisition de données des années 80 et 90.
Note technique :
Entrée Différentielle et Réduction du Bruit : L'ADC0831CCN permet de mesurer la différence de potentiel exacte entre la broche Vin+ (broche 2) et la broche Vin- (broche 3). Cette architecture est idéale pour s'affranchir des bruits de mode commun ou des légers décalages de masse (ground loops) sur les cartes électroniques. La broche Vin- peut aussi être raccordée directement à la masse de la carte pour des mesures asymétriques classiques.
Le protocole de lecture série (Brochage DIP8) :
Broche 1 : CS barre (Chip Select) : L'activation de la conversion se fait en passant cette ligne au niveau bas (0V).
Broche 2 : Vin+ (Entrée analogique positive)
Broche 3 : Vin- (Entrée analogique négative)
Broche 4 : GND (Masse générale)
Broche 5 : DO (Data Out) : Sortie des bits de données, du bit de poids fort (MSB) vers le bit de poids faible (LSB).
Broche 6 : CLK (Clock) : Horloge externe de cadencement fournie par le processeur.
Broche 7 : Vref (Tension de référence) : Détermine la pleine échelle de mesure.
Broche 8 : VCC (Alimentation +5V)
Conseils Pro :
Le piège du premier bit fantôme (Lecture des données) : Lors de l'écriture du code pour lire l'ADC0831CCN, attention à la chronologie du signal sur la broche DO (broche 5). Lorsque la ligne CS barre passe à 0V pour démarrer le cycle, le composant maintient la ligne DO en état de haute impédance (Tri-State). Au premier front descendant de l'horloge (CLK), la puce émet un bit d'état bas de cadrage (Start Bit / Tristate Null). Ce n'est qu'au deuxième front descendant de l'horloge que le premier vrai bit de donnée (le bit de poids fort, MSB) est présenté sur la ligne. Si votre programme échantillonne dès le premier coup d'horloge, toutes vos mesures seront décalées d'un bit vers la gauche, faussant complètement les valeurs lues.
Calibrage de la Tension de Référence (Vref) : La tension appliquée sur la broche Vref (broche 7) définit la valeur maximale que le convertisseur peut coder (la valeur 255 en binaire). Si vous souhaitez mesurer des signaux de faible amplitude (par exemple un capteur délivrant au maximum 2,5V), appliquez exactement 2,50V sur Vref. La résolution des 8 bits sera ainsi exploitée au maximum de ses capacités sur cette plage réduite. Si Vref est laissée flottante ou instable, la conversion numérique oscillera de manière erratique.
