Expédition gratuite sur notre gamme audio, composant, connectique...
Le HEF4556BT (couramment marqué HEF4556BT ou HEF4556 BT) est un circuit intégré logique monolithique d'époque, conçu et fabriqué à l'origine par le constructeur hollandais Philips Semiconductors (gamme standardisée reprise ensuite par NXP). Ce composant adopte un format miniature destiné au montage en surface (CMS / SMD) de type SOIC-16 (Small Outline Integrated Circuit à 16 broches, corps étroit de 150 mils).
Le préfixe HEF identifie de manière stricte la famille logique CMOS de haute qualité de la série 4000 développée par Philips. Le suffixe BT valide de manière absolue le boîtier plastique miniaturisé SOIC standard (16 broches traversantes ramenées au standard de surface).
Il s'agit d'un double décodeur / démultiplexeur binaire 1-de-4 indépendant, à sorties actives au niveau BAS (Dual 1-of-4 Decoder / Demultiplexer, CI CMOS 4556). Au sein des architectures logiques ou microprocesseurs des années 80 à 2000, le HEF4556BT sert d'aiguilleur de signaux ou de sélecteur de périphériques. En analysant un code d'entrée binaire sur 2 bits, il active une seule de ses 4 sorties physiques correspondantes. Grâce à sa structure CMOS avancée, il offre une consommation d'énergie statique négligeable et une plage de tension d'alimentation extrêmement élastique par rapport à la logique TTL classique. On retrouve très fréquemment ce composant CMS dans les circuits de décodage d'adresses de cartes mères (sélection de puces mémoires ou de ports d'E/S), le multiplexage d'afficheurs ou de voyants, la matrice de claviers industriels et les contrôleurs d'automates vintages. Géré en qualité New Old Stock (NOS), ce circuit d'origine Philips est une pièce essentielle pour le dépannage de bus logiques ou la réparation à l'identique de modules CMS compacts.
Le diagnostic du décodeur "bloqué" (Le piège de la broche Enable oubliée) : C'est la panne ou l'erreur classique lors du traçage de signaux numériques à l'oscilloscope ou lors du rebillage d'une carte d'époque. Si toutes les sorties (Y0 à Y3) du HEF4556BT restent figées au niveau HAUT (tension proche de VDD), peu importe les changements d'état appliqués sur les broches d'adresses A0 et A1, vérifiez immédiatement l'état logique de la broche E (broche 1 pour le bloc 1, broche 15 pour le bloc 2). Si cette ligne d'autorisation est portée au niveau HAUT par une piste coupée ou une résistance de rappel fatiguée, la puce désactive l'ensemble de ses sorties en interne (les forçant au niveau haut). Si le signal d'autorisation est bien au niveau BAS (0V) mais que les sorties restent inactives, les transistors de l'étage logique ont subi un claquage électrostatique. Remplacez le circuit par ta pièce Philips NOS.
Le piège des broches d'entrées flottantes : Comme toute la famille de logique CMOS série 4000, les entrées du HEF4556BT ont une impédance d'entrée colossale. Si vous n'utilisez qu'un seul des deux décodeurs sur la carte, vous ne devez jamais laisser les entrées du second décodeur (broches 13, 14, 15) en l'air. Des entrées flottantes capteront le rayonnement électromagnétique de l'établi, provoquant des oscillations à haute fréquence, une surconsommation de courant destructrice et un dysfonctionnement thermique du décodeur actif adjacent. Soudez impérativement les broches inutilisées à la masse (GND) ou au rail VDD.
Précautions de brasage du format CMS SOIC-16 : Bien que la série HEF de Philips soit particulièrement robuste, les pistes et les pastilles fines des circuits imprimés CMS d'époque supportent mal la surchauffe répétée. Nettoyez soigneusement la zone de travail à la tresse de cuivre et à l'alcool isopropylique. Appliquez un flux de brasage fluide de qualité. Alignez rigoureusement les 16 broches à la loupe ou binoculaire. Soudez une première patte d'angle à l'aide de votre fer muni d'une panne fine réglée à 310 degrés Celsius maximum, puis réalisez les autres brasures de manière rapide (moins de 2 secondes par patte). Effectuez un brossage final méticuleux à l'alcool isopropylique pour enlever tout résidu de flux afin d'éviter toute capacité ou résistance parasite entre les lignes d'adresses rapides.
